

(11) Publication number:

55033029 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number: 53104896

(51) Intl. Cl.: H01L 27/08 H01L 29/10 H01L 29/72

(22) Application date: 30.08.78

(30) Priority:

(43) Date of application

08.03.80

publication:

(84) Designated

contracting states:

IIDA NORIO (74) Representative:


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To integrate two transistors of different frequency band with each other, by providing base regions of different diffusion depth in a semiconductor substrate.


CONSTITUTION: N-type buried regions 4, 4' are produced by diffusion in a P-type silicon substrate 1. An N-type layer is epitaxially grown. The layer is divided into insular regions 13c, 13c' by P-type separating regions 202". An SiO2 film 6 is coated on the substrate 1. The thickness of the film 6 is large on the peripheral parts of the insular regions 13c, 13c' but small on their central parts. A resist film 10 having a hole 10b is coated on a base resion making part for a first transistor. A P-type ion implantation region 13b is made in the insular region 13c and elongated by heat treatment, thereby producing a P-type base region 23b of large depth. A P-type base region 23b' of small depth for a second transistor is produced in the insular region 13c' in the same manner as the former base region 23b. An Si3N4 film 8 is then coated on the entire surface. Holes are opened through the film 8 so that N-type emitter regions 3e, 3e' for the first and the second transistors are produced in the regions 23b, 23b' by diffusion.


COPYRIGHT: (C)1980,JPO&Japio




(71) Applicant: TOSHIBA CORP

(72) Inventor: KOMATSU SHIGERU







BEST AVAILABLE COPY

⑩ 日本国特許庁(JP) ①特許出願公告

⑫特 許 公 報(B2) 昭59-50227

f)Int.Cl.3

識別記号

庁内整理番号

2049公告 昭和59年(1984)12月7日

2

H 01 L 27/08 29/72 7925-5F 7514-5F

発明の数 1

(全6頁)

1

日半導体装置の製造方法

20特 願 昭53-104896

223出 願 昭53(1978) 8月30日

(前置審査に係属中)

69公 開 昭55-33029

④昭55(1980) 3月8日

者 小松 茂 **29**発 明

川崎市幸区小向東芝町1 東京芝

72発明者 飯田 典男

> 川崎市幸区小向東芝町1 東京芝 浦電気株式会社トランジスタ工場 内

人 株式会社東芝 勿出 顖

川崎市幸区堀川町72番地

邳代 理 人 弁理士 則近 憲佑 外1名

69参考文献

特 開 昭50-2477 (JP, A)

特 昭52-16186 (JP, A)

昭52-84984 (JP, A) 特 開

の特許請求の範囲

1 一主面側に第1トランジスタのコレクタ領域 25 となる第1領域及び第2トランジスタのコレクタ 領域となる第2領域を有する半導体基体を用意す る工程と、前記基体の一主面を被い、各トランジ スタのそれぞれのベース領域形成予定部上におい て厚肉となる上表面平坦な第1絶縁層を形成する 工程と、前記第1領域周辺に存在する第1絶縁層 の厚肉部分をマスクとして利用して第1トランジ スタのベース領域形成用不純物を第1領域に選択 領域周辺に存在する第1絶縁層の厚肉部をマスク として第2トランジスタのベース領域形成用不純

物を第3領域よりも浅く第2領域に選択的に導入 し第4領域を形成する工程と、前記第1絶縁層上 にこれとはエツチング速度の異なる第2絶縁層を 形成する工程と、前記第2絶縁層に対して各トラ 5 ンジスタのエミツタ領域形成予定部及び電極取出 し予定部に対応する開孔を共に形成する工程と、 第1トランジスタのエミツタ領域形成予定部に対 応する前記開孔をマスクとしてエミツタ用不純物 を第3領域に選択的に導入し第5領域を形成する 浦電気株式会社トランジスタ工場 10 工程と、前記第2トランジスタのエミツタ領域形 成予定部に対応する開孔をマスクとしてエミツタ 用不純物を第4領域に選択的に導入し第6領域を 形成する工程と、前記第2絶縁層の各開孔をマス クとしてこれらに対向する部分の第1絶縁層にエ 15 ツチングを施して基体表面を露出させる工程と、 この基体の各露出面に夫々電極層を形成する工程 とを具備して成る半導体装置の製造方法。

発明の詳細な説明

(発明の技術分野)

この発明は半導体装置にかかり、特に一つの基 板に異なる拡散深さに形成されたベース領域を有 するトランジスタを高精度に形成する半導体装置 の製造方法に関する。

[発明の技術的背景とその問題点]

半導体装置の製造方法の改良により高精度の制 御が可能となり、従来数個のSSI (Small Scale MSI (Medium Integration), Integration) からシステムが作られていたもの が、LSI (Large Scale Integration) として1チ て薄肉となりその予定部以外の基体表面に埋設し 30 ツプ化できるまでになりつつある。しかし、LSI として1チップ化する際、SSI、MSIでは周波数 帯域、あるいは動作機能に応じて作られ機能素子 形成がなされているため、単にシステムを1チツ プ化することはできない。この理由は一例として 的に導入し第3領域を形成する工程と、前記第2 35 トランジスタをあげると、トランジスタのベース は使用周波数帯域に応じて異なるので、SSI、 MSIの組み合わせにて構成されていたシステムを

3

1つのICとしてLSI化するには制約が生ずる。

従来上述の如きLSI化には中間の拡散深さを選 定してなされてきたが、各動作機能に合つて接合 の深さが形成されてないために次にあげる多くの 欠点がある。まず、LSIとして動作周波数帯域の 5 のエミツタ領域 3 e, 3 e'が設けられる。各領域 異なる機能を1チツプ化する場合、十分な特性を 期待するには周波数に応じた拡散の深さを有する トランジスタを作り込むことにあるが、従来シス テム面および価格面から難かしく実現されなかつ た。しかし、システムが複雑になり、しかも特性 10 配設されてなる。 面で非常に高性能を要求されるに至つて、ベース の深さが異なる素子(トランジスタ、ベース、抵 抗等)を一つの基板に形成する必要性が不可欠と なつてきた。

〔発明の目的〕

この発明は上記従来の欠点または要望に対し、 これを改良し要望に応える半導体装置の製造方法 を提供するものである。

[発明の概要]

るベース領域を有するトランジスタを少なくとも 1つづつ備えた集積回路半導体装置の製造方法を 提供するものである。そして、上記各ペース領域 の形成に当つてベース領域予定部において薄肉と なりその予定部以外の半導体基体表面に埋設して 25 得られる。 厚肉となる上面平坦な第1絶縁層を形成し、この 厚肉部分をマスクとして利用することによつてべ ース用不純物導入を行ない第1絶縁層上にこれと はエツチング速度の異なる第2絶縁層を形成しこ 用開孔を共に形成し、これら開孔を以後のエミツ 夕拡散や電極形成マスクとして利用することを特 徴とする。

(発明の実施例)

に説明する。まず第1図に本発明方法により製造 された半導体装置の完成構造を示す。すなわち、 1はP型半導体基体、2、21、2"は分離領域で 第1および第2のトランジスタ3、3'を分離形 成する。4, 4'は埋入層 (N+型) でこれに連接 40 ればよく高精度の要がない。 するコレクタ領域導出領域 5、 5′によつて第 1 および第2の夫々のトランジスタのコレクタ領域 3 c. 3 c が 導出される。 また 3 b, 3 b は 前記 コレクタ領域が基体表面に占める一部にP型不純

物のポロンを拡散導入してなる第1および第2の トランシスタのベース領域、さらに前記ベース領 域の基体表面に占める一部にn型不純物を拡散導 入して形成された第1および第2のトランジスタ

またはこの導出領域の基体表面に占める一部に は、この基体表面に被着され保護層を兼ねる電気 絶縁層 6 に設けられた開口には金属層を被着形成 した電極フe、 7 b、 7 c, 7 e, 7 b, 7 c が

次にこの半導体装置製造工程を第2図ないし第 11図に断面図示する製造工程図により説明す

まず第2図のようにP型の半導体基板1にN型 15 埋込層 4, 4′を形成し、13c, 13c′はN型 エピタキシヤル層を形成した後、拡散によつて分 離領域2、2′、2″を形成することにより第1お よび第2のトランジスタの夫々のコレクタ領域1 3c,13cを形成する。また、例えばSiO₂から 本発明は、一つの半導体基体に拡散深さの異な 20 なる電気絶縁層 6 は、その層厚を小さくしておき たい部分をSi₂N₄で選択的に被覆して選択酸化を 行なうことによつて約6000Åの厚い埋込み酸化膜 部分を形成したのち、SiaNaを除去し全体的に酸 化を施して約3000点の薄い酸化膜部分を形成して

次に第3図のように前記SiO₂層6の露出面に レジスト層10を被着し、これに第1のトランジ スタにおける深いベース領域形成予定部に開孔1 0 bを設ける。ついで加速電圧100KeV、ドーズ の第2絶縁層にエミツタ拡散用開孔及び電極形成 30 量 $4 imes 10^{14}$ atom/cmにてポロンをイオン注入しイ オン注入層13bを形成する。この場合、前記べ ース領域形成予定部以外の電気絶縁層6の薄い部 分はレジスト層10によつて上記イオン注入は防 止され、レジスト層の開孔10b周縁の電気絶縁 次にこの発明の一実施例を図面を参照して詳細 35 層は厚い部分であるためこれをマスクとして上記 イオン注入層(ベース領域)の形状は電気絶縁層 によつて決定されることになり、上記開孔10b の形状は高精度を要せず、したがつて開孔のため のレジストマスクは1まわり大型の開口部を有す

> 次に第4図のようにレジスト層を除去したのち 不活性雰囲気中にて1200℃、30分間加熱を施すこ とにより拡散深さ (xj) が約2.5μ の第1のトラ ンジスタ用ベース領域23hを形成する。

そして第5図のように第3図に示された工程と 同様の手段にてレジスト層10′を被着し、開口 10bを設け、イオン注入法によりポロンを一例 の加速電圧100KeV、ドーズ量 3 × 10¹⁴ atom/cm¹ をマスクとして利用できるので開口10岁の大き さは所望より一まわり大型にできこの開口10 b'形成に髙精度を要しない。

その後第6図のようにレジスト層を除去し、不 活性雰囲気中、900°~1000℃にて加熱を施すこ 10 ツタ領域3e'を形成する。この導入にあつては第 とにより拡散深さ(xj)が約1.2μ に制御された 第2のトランジスタ用ベース領域23b'を形成す る。なお上記加熱処理は後のエミツタ領域拡散形 成における熱処理にて兼ねることも可能である。 ついで基体の主面にSi₂N₄層 8 を被着する。上記 15 施し (β) を80~100に制御した。この際第 1 の SisN₄層の形成はシランとアンモニアを用い800 * ~850℃にて所望の一例の層厚100~2000Åに形 成する。このSi₈N₄層は精度の高い微細加工のマ スクとして、さらに自己整合のマスクとしての役 割を果たすとともに最終的に残すことにより、パ 20 シベーション層ともなる。

次に第7図のように前記Si₃N₄層8に開孔8 e, 8b, 8c, 8e', 8b', 8c'を設ける。こ れには、プラズマエツチングによると容易で高精 よるSiO₂層を積層被着し、これに開孔を施して マスクとなし熱リン酸にて上記開孔(8e~8 で)を形成する如くしてもよい。

次に第8図のように基体主面上にレジスト層2 い開孔を施し、Si₃N₄層の開孔8eをマスクとし てSiO₂層6をエツチングして開孔20eを設け

第9図のようにレジスト層20を除去し、N型 域3eを形成する。上記不純物にはリンが用いら れ拡散源にオキシ塩化リンを用いる場合、1050℃ にて酸化性雰囲気中でオキシ塩化リンを分解し添 加しその後不活性雰囲気中1050℃にて約20分間拡 散を施してトランジスタの電流増幅率(β)が50 40 次に分離領域 2, 2', 2"が存在しない構造に ~60になる如く制御する。また、リンドープドオ キサイド層を用いるときは不活性雰囲気中1100℃ にて約20分間加熱拡散を施して(β) を50~60に 制御しうる。さらにはイオン注入法にてN型不純

物を打込みしたのち熱処理を施すなどいずれも好 適した。

次に第10図のように基体上面にレジスト層 2 0′を被着し、第2のトランジスタのエミツタ領 にて注入する。この場合にも絶縁層6の厚い部分 5 域形成予定部に開孔20㎡を設ける。この開孔の 形成要件は既述の第1のトランジスタにおけると 同様にして達成される。

次に第11図のようにレジスト層20′を除去 しN型不純物を導入して第2トランジスタのエミ 1のトランジスタのエミツタ領域3 e の不純物拡 散がほとんど進まない条件が必要であり、一例と してリンをイオン注入して40KeV1016 atom/cmで 打込み不活性雰囲気中、950℃にて30分間加熱を トランジスタのエミツタ領域3 e が若干拡散深さ を増すことによる(β) の度動は一例の100~150 に上昇した。上記関連にもとづき、第1のトラン シスタのエミツタ拡散にあたり、 (β) を所望の 値に制御するために第2のトランジスタのエミツ 夕領域 3 e′拡散の熱処理により追加される加熱を 見込んでおけば好適した値に管理できる。またオ キシ塩化リンを不純物に用いる場合900°~950℃ にてリンを添加し、不活性雰囲気中950℃にて20 度に形成できるが、他の手段例えば低温CVDに 25 ~30分拡散を施しても上記イオン注入法にて得ら れた結果と同様の結果が得られた。

更に第12図のように第7図にて示した開孔8 b, 8 c, 8 b', 8 c'部のSiO₂層に対し、Si₃N₄ 層をマスクとして前記に対応する部位にエツチン Oを被羞し、これに開孔8eよりも1まわり大き 30 グを施して開孔し、他の開孔8e.8e′とともに 開孔内にて各領域に導接する電極金属層を被着し たのち、所定のパターンに形成し電極 7 e, 7 b, 7 c, 7 e', 7 b', 7 c'を形成する。

上記の如く、ベース接合の深さが2.5µ と1.2µ 不純物を拡散して第1トランジスタのエミツタ領 35 のトランジスタを一基板上に所望の特性に制御形 成する手段を例示したが、エミツタの不純物源を リンのみでなくヒ素 (As) まで用いるとベース 接合の深さが所望の値に形成でき、しかもトラン シスタ特性を充分所望の値に制御できる。

> おいてはエミツタ拡散のための開孔20e、20 e'を形成する際に、開孔8c,8c'が設けられコ レクタ領域電極取り出しのための高濃度層を上記 と同時に設けることができる。

(発明の効果)

上述の如くして互に独立し所望の特性になる領 域が形成できるので、一基板に周波数帯域の異な るトランジスタを収めた構造の半導体装置が得ら れる。


また、ペース領域23b, 23bの形成に当つ て、第1の電気絶縁層6の厚い部分が不純物導入 のマスクとして利用されているために、フオトレ ジストマスク精度を高精度にする必要がなく、そ のベース領域形成が容易になる。更に、第1の電 10 である。 気絶縁層6とはエツチングスピードの異なる例え ばSi₂N.のような第2電気絶縁層8を用いて、こ の第2の絶縁層8に、エミツタ領域形成兼エミツ 夕電極形成用の開孔及びその他の電極形成用開孔 を同時に形成し、以後のエミツタ領域形成工程及 15 層)、8 ·····電気絶縁層 (Si₃N₄層)。


び電極形成工程におけるマスクとして利用できる ようにしたので、各領域及び電極の位置合わせ精 度が高く製造工程が簡略化される。またその結果 微細加工ならびに超高集積化が出来るなど多くの 5 効果が得られる。


図面の簡単な説明


第1図はこの発明方法により完成された半導体 装置の一部を示す断面図、第2図ないし第12図 はこの発明方法の一実施例を示す製造工程断面図


1……半導体基体、3, 3'……トランシス タ、3 c, 3 c・・・・・コレクタ領域、3 b, 3 b・・・ …ベース領域、3 e, 3 e ……エミツタ領域、 4, 4'……埋込み層、6……電気絶縁層 (SiO2

















第9図



第10図



第11図



第12図

